百度自建站,句容建设质检站网站,国外平面设计网站有哪些,东莞网站优化多少钱文章目录 CCI-400 介绍DVM 机制介绍DVM 消息传输过程TOKEN 机制介绍 下篇文章#xff1a;ARM CoreLink 系列 3 – CCI-550 控制器介绍 CCI-400 介绍
CCI#xff08;Cache Coherent Interconnect#xff09;是ARM 中 的Cache一致性控制器。
CCI-400 将 Interconnect 和coh… 文章目录 CCI-400 介绍DVM 机制介绍DVM 消息传输过程TOKEN 机制介绍 下篇文章ARM CoreLink 系列 3 – CCI-550 控制器介绍 CCI-400 介绍
CCICache Coherent Interconnect是ARM 中 的Cache一致性控制器。
CCI-400 将 Interconnect 和coherency 功能结合到一个模块中。它支持多达两个ACE master 点的interface例如 Cortex®-A7 processor Cortex-A15 processor Cortex-A17 processor Cortex-A53 processor Cortex-A57 processor FeatureDetailsAMBA specificationsAMBA 4 ACE and ACE-LiteACE Slave interfaces2 for fully coherent processors including Arm CortexACE-Lite slave interfaces1-3 for IO coherent devices such as Mali processors, accelerators and IOMemory and system master interfaces1-2 memory interfaces 1 system interfaceCoherencyBroadcast snoop protocolMemory map40 bit Physical, configurable address map 44 bit DVM
CCI-400还支持多达三个ACE-Lite主站例如ARM MaliTM-T600系列图形处理器单元GPU。 所有这些接口都有可选的DVM消息支持以管理分布式内存管理单元MMU例如CoreLink MMU-400。这些单元可以通过CCI-400与最多三个ACE-Lite从机进行通信。
硬件管理的一致性可以通过共享片上数据来提高系统性能和降低系统功耗。
CCI-400 cache一致性控制器实现了ACE协议demo系统框图如下所示 CCI-400cache一致性控制器是一个基础设施组件支持以下内容: 在最多两个 ACE 主站和三个ACE-Lite主站之间的数据一致性有三个独立的序列化点PoS和全屏障支持。 主站和最多三个从站之间的高带宽、跨栏互连功能。 主站之间的DVM消息传输,DVM消息主要用于通知系统中的其他处理器一段内存的缓存状态发生了变化。例如当一个处理器需要写入一段内存时它会通过发送DVM消息通知其他处理器该内存的缓存需要被更新或者失效。 QoS虚拟网络QVN本质上是一种 Virtual 的 Network我们知道从一个 master 到一个slave它中间走的实际路线叫做physical network在physical network上根据需要还可以设置多个virtual 的 network在 virtual network之间通过类似于token这种机制(只有一个master获得了token它才有资格去往下发送它的一些传输的请求)。QVN 机制使用这种 virtual network使用这种基于token的机制去传输数据能够很好的避免系统拥塞。 服务质量QoS调节QoS机制可认为是一种资源分配的机制比如根据 outstanding 的能力去限制某一个端口发送数据的能力。还可以根据发送速率或者传输的latency来分配transaction这些都是QoS-400能够做到的。 性能监测单元PMU统计与性能有关的事件。
DVM 机制介绍
Distributed Virtual MemoryDVM机制是一种用于实现分布式虚拟内存的技术。它允许多个处理器共享同一块物理内存并通过高速网络连接进行通信。
DVM机制的核心思想是将物理内存划分为多个虚拟内存空间并将这些虚拟内存空间分配给不同的处理器。每个处理器只能访问自己的虚拟内存空间但可以通过网络与其他处理器进行通信和共享数据。
DVM机制的实现主要依赖于以下几个关键技术
虚拟内存管理每个处理器都有自己的虚拟地址空间通过地址转换机制将虚拟地址映射到物理地址。这样可以实现不同处理器之间的地址隔离和虚拟内存的管理。数据共享处理器可以通过网络连接将自己的虚拟内存中的数据共享给其他处理器。这种数据共享可以通过消息传递、远程存取等方式实现。一致性维护由于多个处理器共享同一块物理内存需要保证数据的一致性。当一个处理器修改了共享内存中的数据时其他处理器需要及时获得最新的数据以保证一致性。这通常需要使用一致性协议和缓存一致性机制。
DVM机制的优点是可以充分利用多处理器系统的计算资源提高系统的性能和可扩展性。它适用于需要高并发和大规模数据共享的应用场景例如分布式计算、数据中心等。
需要注意的是DVM机制并非ARM处理器中的内置特性而是一种通用的分布式计算技术。在ARM处理器中可以通过软件实现DVM机制或者使用一些专门的硬件实现如ARM的CoreLink CCICache Coherent Interconnect系列产品。这些产品提供了高性能的互连网络和缓存一致性机制以支持分布式虚拟内存的实现。
DVM 消息传输过程
DVM消息的传输过程如下 当一个处理器需要改变某段内存的状态时例如写入数据它会生成一个DVM消息并将其发送到CCI。 CCI在收到DVM消息后会将其转发到其他连接到CCI的处理器。这些处理器在收到DVM消息后会检查自己的缓存如果缓存中包含了该内存那么会根据DVM消息的类型进行相应的操作例如更新缓存或者将缓存失效。 当所有的处理器都对DVM消息进行了响应之后CCI会向原始处理器发送一个确认消息表示该DVM消息已经被所有的处理器处理完毕。
如下是 DVMop 一个典型的应用
通过DVM消息处理器可以有效地维护缓存一致性确保在多处理器系统中所有的处理器都可以看到最新的数据。这对于提高多处理器系统的性能和可靠性具有重要意义。 需要注意的是DVM消息的具体实现可能会因ARM的不同产品而有所不同。具体的细节如DVM消息类型、格式和传输过程需要参考相关的硬件文档和规范。 TOKEN 机制介绍
在多个设备同时访问总线时如果不进行流量控制可能会导致数据冲突和混乱。为了避免这种情况ARM引入了总线token机制。
总线token机制基于一个令牌token的概念。令牌可以理解为一种权限只有持有令牌的设备才能在总线上进行数据传输。当一个设备需要访问总线时它必须请求令牌。如果当前总线上没有令牌可用设备必须等待直到有令牌可用为止。一旦设备获得令牌它就可以在总线上进行数据传输。当传输完成后设备释放令牌使其可供其他设备使用。
总线token机制具有以下特点
确保数据传输的有序性每次只有一个设备可以持有令牌这样可以保证数据传输按照请求的顺序进行。控制总线的带宽通过令牌管理可以控制总线上的设备数量以控制总线的带宽使用情况避免过多设备同时访问总线导致的性能下降。提高系统的可靠性总线token机制可以避免数据冲突和竞争从而提高系统的可靠性和稳定性。
总线token机制是ARM处理器中用于管理总线上的数据传输的一种重要机制能够保证数据传输的有序性和可靠性。在多设备同时访问总线的情况下总线token机制可以有效地管理和控制数据传输。
下篇文章ARM CoreLink 系列 3 – CCI-550 控制器介绍
推荐阅读 https://blog.51cto.com/qmiller/5285105
