商务网站开发需求分析,access数据库网站,互动平台有哪些,joomla 网站建设本文主要介绍Zynq UltraScale MPSoC系列芯片的USB3.0/2.0接口硬件设计。ZU系列MPSoC要实现USB3.0/2.0的全部功能#xff0c;需要同时使用MIO和GTR。因为GTR接口中的USB接口只支持USB3.0#xff0c;对USB2.0的支持需要通过MIO接口外接USB PHY实现。ZU系列MPSoC包括两个USB接口…本文主要介绍Zynq UltraScale MPSoC系列芯片的USB3.0/2.0接口硬件设计。ZU系列MPSoC要实现USB3.0/2.0的全部功能需要同时使用MIO和GTR。因为GTR接口中的USB接口只支持USB3.0对USB2.0的支持需要通过MIO接口外接USB PHY实现。ZU系列MPSoC包括两个USB接口根据实际需要可以进行如下表所示的配置当USB接口配置成3.0模式时USB2.0也必须使能在SDK的PCW配置界面因为外部VBUS有效的反馈信号只能从USB PHY的ULPI接口得到。在非OTG模式下VBUS信号也可以通过PL侧信号得到但只能通过命令的方式获得。反之USB2.0则可以单独使用。MIO侧的USB2.0接口只支持ULPI接口关于ULPI的更多信息可参考之前的文章《USB系列之“外部PHY接口”》PHY芯片可以选择和官方开发板一样的USB3320也可以选择其他支持ULPI接口且接口电压为1.8V的PHY芯片。USB3320和ZU的连接关系如下USB3320的外部时钟输入可以配置通过REFSEL[2..0]上下拉实现。时钟输出固定为60MHz通过CLKOUT引脚输出给到Link端。USB3320支持同步和异步两种传输模式当采用同步传输时使用SDR模式所有的数据都是在CLK的上升沿同步传输当采用异步模式时CLK关闭。数据总线的方向通过DIR控制如果两端都不驱动数据总线时DIR的改变将产生“turn-around” cycle。USB3320的外部时钟配置选择如下USB3320的电源去耦电容、偏置电阻要求如下USB3320的连接示意图如下其中ID引脚可以根据实际应用需求固定死为高时ZU作为DEVICE为低时ZU作为HOST。最后针对PCB设计为了阻抗匹配在设计过程中注意以下几点PCB and package delays should be kept to 1.30 ns or below.PCB and package delay skews for DATA[7:0]/DIR/NXT/STP and CLK should be within ±100 ps.For optimum signal integrity, add a 30Ω series resistor to the DATA and STP lines near the Zynq UltraScale MPSoC.对于NXT、DIR和CLK对于Link端是输入不能在末端串联电阻匹配物联网开发入门直播课 - ESP8266网络编程上 - 创客学院直播室www.makeru.com.cn物联网开发入门直播课 - ESP8266网络编程下 - 创客学院直播室www.makeru.com.cn
