当前位置: 首页 > news >正文

十大营销网站同一家公司可以做几个网站吗

十大营销网站,同一家公司可以做几个网站吗,手机网站设计需要学什么,python做后台网站的多吗VCS对verilog模型进行仿真包括两个步骤#xff1a; 1. 编译verilog文件成为一个可执行的二进制文件命令为#xff1a;vcs source_files2. 运行该可执行文件#xff1a;./simv 类似于NC, 也有单命令行的方式#xff1a;vcs source_files -R-R 命令表示, 编译后立即执行。 vc…VCS对verilog模型进行仿真包括两个步骤 1. 编译verilog文件成为一个可执行的二进制文件命令为vcs source_files2. 运行该可执行文件./simv 类似于NC, 也有单命令行的方式vcs source_files -R-R 命令表示, 编译后立即执行。 vcs常用的命令选项如下-cm line|cond|fsm|tgl|obc|path  设定coverage的方式definemacrovalue      预编译宏定义-f filename             RTL文件列表incdirdirectory         添加include 文件夹-I                 进入交互界面-l                 logfile文件名-P pli.tab              定义PLI的列表(Tab)文件v2k                使用推荐的标准-y                  定义verilog的库-notice               显示详尽的诊断信息-o                  指定输出的可执行文件的名字,缺省是simvnospecify            不对SPECIFY 模块进行时序检查和路径延时计算notimingcheck           不进行时序检查但是还是把path延时加入仿真中Summary of vcs compile options:-ASFLAGS     opts pass opts to the assembler-B         generate long call instructions in native assembly code (HP only)-CC        opts pass opts to C compiler-CFLAGS      opts pass opts to C compiler-LDFLAGS     opts pass opts to C compiler on load line only-I         enable interactive/postprocessing debugging capabilities-ID         get host identification information-M          enable incremental compilation (see manual)-Mupdate      enable incremental compilation and keep the Makefile up-to-date-Marchive[N]   create intermediate libs to reduce link line length; N objs per lib-P plitab      compiles user-defined pli definition table plitab-PP          enable optimizer postprocessing capabilities for vcd-R          after compilation, run simulation executable-RI         after compilation, run simulation under xvcs (Implies -I)-RIG         run simulation under xvcs without compiling (executable has to exist)-RPP         run xvcs in postprocessing mode (requires file created by vcdpluson)-V[t]          verbose mode; with t, include time information-as          foo use foo as the assembler-cc          foo use foo as the C compiler-cpp         foo use foo as the C compiler-e    specify the name of your main() routine. (see manual section 7-11 for more details).-f file          reads file for other options-gen_c          generate C code (for HP and Sun, default is -gen_obj)-gen_asm       generate native assembly code (HP and Sun only)-gen_obj        generate native object code (HP and Sun only)-ld           foo use foo as the linker. (refer vcs manual for compatibility with -cpp option)-line           enable single-stepping/breakpoints for source level debugging-lmc-swift        include lmc swift interface-lmc-hm        include lmc hardware modeler interface-vera           add VERA 4.5 libraries-vera_dbind      add VERA 4.5 libraries for dynamic binding-location        display full pathname to vcs installation for this platform.-vhdlobj    generate a vhdl obj for simulating in a vhdl design-mixedhdl        include MixedHDL-1.0 interface-mhdl          include MixedHDL-2.0 interface and library-q            quiet mode-platform.        display name of vcs installation subdirectory for this platform.-syslib         libs specify system libraries (placed last on the link line) eg -lm-o           exec name the executable simulation model exec (default is simv)-u            treat all non text string characters as uppercase-v file          search for unresolved module references in file-y libdir          search for unresolved module references in directory libdiracc           enable pli applications to use acc routines (see manual)ad             include anlog simulation interface and libraryadfmifiles      ADFMI support for vcs-acecliedit           enable command line edit/recall (see doc/readline.ps)cli             enable command line interactive debugging (see manual)cmod           Enabling cmodule featurecmodextcmodext    Changing cmodule extension to cmodextcmodincdircmoddir    Cmodule Include directorycmoddefinemacro    define cmodule source macro in the form. of XXYYdefinemacro       define hdl source macro to have value macroplusarg_save       hardwire the plusargs, which follow this flag, into simvplusarg_ignore      turn off plusarg_saveprof           tells vcs to profile the the design and generate vcs.prof filerace          tells vcs to generate a report of all race conditions and write this report in the race.out filerad1           enable level 1 radiant optimizations (See Release Notes)rad2           enable level 2 radiant optimizations (See Release Notes)libextlext         use extension lext when searching library directoryslibrescan         search from beginning of library list for all undefined modsincdiridir         for include files, search directory idirnospecify         suppress path delays and timing checksnotimingchecks     suppress timing checksoptconfigfilefoo   use foo as the optimization config file (See Release Notes)vcsd          enable the VCS Direct sim kernel interface-cmhelp         enable CoverMeter help-cm          enable VCS to first run cmSource to instrument the Verilog source files on the command line-cm_all      enable VCS to link CoverMeter into the VCS executable in a way that enables all coverages-cm_lineonly  enable VCS to link CoverMeter into the VCS executable in a way that only enables line coverage  [cpp] view plaincopyprint? v2k   Enables language features in the IEEE 1364-2001 standard.    [cpp] view plaincopyprint? success报告成功匹配   Enables reporting of successful matches, and successes on    cover statements, in addition to failures. The default is to report    only failures.         filter过滤掉空成功。   Blocks reporting of trivial implication successes. These happen    when an implication construct registers a success only because    the precondition (antecedent) portion is false (and so the    consequent portion is not checked). With this option, reporting    only shows successes in which the whole expression matches.         -assert filtersuccess经常两者结合起来用。注意用时在filtersuccess前加上-assert      maxsuccessN   Limits the total number of reported successes to N. You must    supply N, otherwise no limit is set. VCS continues to monitor    assertions even after the limit is reached.      -assert maxsuccess3      -l filename logfile文件名   Specifies a file where VCS records compilation messages. If you    also enter the -R or -RI option, VCS records messages from both    compilation and simulation in the same file.         -assert enable_diag   Enables further control of results reporting with runtime options      -sverilog   Enables the use of SystemVerilog code.      -cm assert   Compiles for SystemVerilog assertions coverage. -cm is not a    new compile-time option but the assert argument is new. This    option and argument must also be entered at runtime.            vcs *.v *.sva -sverilog \   defineenable_blk_assertions \   definetb_sva \   defineslv_fc \   defineslv_doc \   -PP -assert enable_diag -cm assert \   -l compile.log         simv -l run.log -assert filtersuccess -assert maxsuccess3      VCS对verilog模型进行仿真包括两个步骤:     1. 编译verilog文件成为一个可执行的二进制文件命令为:       {1}gt; vcs source_files        2. 运行该可执行文件       {1}gt; ./simv          类似于NC, 也有单命令行的方式:       {1}gt; vcs source_files -R       -R 命令表示, 编译后立即执行.                 -cm line|cond|fsm|tgl|obc|path     设定coverage的方式         A few more compile options are significant:   1.  if RVM class libs are used in the OV code, this is required:   -ntb_opts rvm    2. VMM classes, vmm_ macros can be used in SV; and rvm_ macros    in OV package are automatically translated to vmm_ equivalents if    this is also added   -ntb_opts interop -ntb_opts rvm      -lca   这是VCS的参数表示使用VCS的“用户限制使用”的功能即VCS提供的一些功能是他们还没有经过充分测试还没有发布的如果你想使用这些功能就要加上 -lca参数。      incdirdirectory   Specifies the directory or directories that VCS searches for include    files used in the include compiler directive. More than one    directory may be specified, separated by .      plusarg_save    Some runtime options must be preceded by the plusarg_save    option for VCS to compile them into the executable. You can    specify this option either on the vcs command line or in the file    specified with the -f or -F option.    You can also enter the following runtime options on the vcs command    line or in the file that you specify with the -f or -F compile-time option,    so that VCS compiles them into the simv executable, BUT you must    precede them with the plusarg_save compile-time option:   cfgfile override_model_delays   vcsdumpoff vcsdumpon   vcsdumpvarsoff vcsgrwavesoff   vcsignorestop vcslearnpli   vcsmipdnoalias vcsnostdout   vcsstop vera_load   vera_mload vpdbufsize   vpddrivers vpdfile   vpdfilesize vpdnocompress   vpdnostrengths vpdports   vpdupdate      -ntb_opts dtm   You enable testbench constructs outside programs with the    -ntb_opts dtm compile-time option and keyword argument.   The testbench constructs that you can enter outside programs with    this option are as follows:classes   associative arrays   dynamic arrays      SystemVerilog named events   工作状态: 建立仿真环境      VCS是Synopsys公司的仿真工具.   VCS对verilog模型进行仿真包括两个步骤:   1. 编译verilog文件成为一个可执行的二进制文件命令为:     $ vcs source_files   2. 运行该可执行文件     $ ./simv      类似于NC, 也有单命令行的方式:     $ vcs source_files -R     -R 命令表示, 编译后立即执行.     下面讲述常用的命令选项:   -cm line|cond|fsm|tgl|obc|path     设定coverage的方式      definemacrovalue       预编译宏定义   -f filename             RTL文件列表   incdirdirectory           添加include 文件夹   -I                 进入交互界面   -l                 logfile文件名   -P pli.tab             定义PLI的列表(Tab)文件   v2k                 使用推荐的标准   -y                 定义verilog的库   -notice               显示详尽的诊断信息   -o                 指定输出的可执行文件的名字,缺省是sim.v
http://www.sadfv.cn/news/134874/

相关文章:

  • 网站建设图书室内设计公司排名2023
  • 在服务器上部署网站网站过期后
  • 公司网站开通整形网站建设方案策划书
  • 网站架构怎么看网上哪个购物平台最值得信赖
  • 招标网站的服务费怎么做分录在哪个网站可做网络夫妻
  • 商城网站建设net2006新站整站排名优化火速公司
  • 廊坊手机网站邦邻网站建设
  • google 网站收录程序源代码下载网站
  • 台州市环保局网站开发区爱情动做网站推荐
  • 公司网站怎样维护运营哪家网站
  • 动态域名解析 免费成都百度推广优化
  • 高新区规划建设局网站wordpress集成插件下载
  • sqlite做网站怎么用个人电脑做网站
  • 青岛网站建设q.479185700強快速网站优化技巧
  • 十堰网站优化价格最低价网站建设
  • 西安网站建设有那些公司好品牌买购网
  • 网站布局设计软件行业门户网站模板
  • 小网站搜什么关键词设计运动品牌网站
  • 虹口专业做网站网站建设方案服务器
  • 网站建设案例教程视频网站模板 带手机端
  • 网站建设与维护教学课件网站换服务器有影响吗
  • 石家庄模板建站网站建设课程设计格式
  • 自己做网站设计制作163企业邮箱申请
  • 成品网站源码1688自动跳转注册wordpress账号
  • 外国设计网站做哪类视频网站需要视频牌照
  • 网站建设中网页代码物流公司排名
  • 如何使用华为云虚拟主机建设网站常见网站建设
  • 徐州网站开发设计平台如何制作手机网页
  • 微商城微网站开发宿州做网站的公司
  • 洛阳seo网站修改wordpress首页缩略图尺寸