.mom域名可以做网站吗,如何选择一家好的网站建设公司,免费合作推广,网站用的空间AD9371 系列快速入口
AD9371ZCU102 移植到 ZCU106 #xff1a; AD9371 官方例程构建及单音信号收发
ad9371_tx_jesd --util_ad9371_xcvr接口映射#xff1a; AD9371 官方例程之 tx_jesd 与 xcvr接口映射
AD9371 官方例程 时钟间的关系与生成 #xff1a; AD9371 官方…AD9371 系列快速入口
AD9371ZCU102 移植到 ZCU106 AD9371 官方例程构建及单音信号收发
ad9371_tx_jesd --util_ad9371_xcvr接口映射 AD9371 官方例程之 tx_jesd 与 xcvr接口映射
AD9371 官方例程 时钟间的关系与生成 AD9371 官方例程HDL详解之JESD204B TX侧时钟生成一
JESD204B相关IP端口信号 AD9371 官方例程HDL JESD204B相关IP端口信号
裸机程序配置 AD9528、AD9371、FPGA IP AD9371 官方例程裸机SW 和 HDL配置概述一
裸机程序配置 AD9528、AD9371、FPGA IP AD9371 官方例程裸机SW 和 HDL配置概述二
裸机程序配置 AD9528、AD9371、FPGA IP AD9371 官方例程裸机SW 和 HDL配置概述三 文章目录 前言一、xilinx platform二、AD9528三、CLKGEN IP四、JESD 链路层初始化五、ADXCVR 物理层初始化六、AD9371 初始化步骤6.1 复位6.2 MYKONOS 初始化6.3 检查CLKPLL的锁定状态6.4 执行MCS6.5 初始化ARM处理器、加载ARM二进制文件、读取AD9371 ARM版本6.6 设置RF PLL频率、检查RF PLL锁定状态6.7 设置AD9371 GPIO6.8 设置 RX、Obs 和 SNIFFER 手动增益 和 TX 衰减6.9 运行初始化校准等待初始化校准完成6.10 可选例程未使用使用PA进行初始化外部LOL校准 前言
官方例程主函数需要配置和初始化 AD9528、AD9371、FPGA IP打开DDS 或者通过DMA 搬运发送和接收数据
后续见 AD9371 官方例程 NO-OS 主函数 headless 梳理二
一、xilinx platform
打开 指令和数据 Cache 初始化 platform包含 SPI 和 GPIO Xil_ICacheEnable();/* Enable the instruction cache. */Xil_DCacheEnable();ret platform_init();if (ret ! 0) {printf(error: platform_init() failed\n);goto error_0;}二、AD9528
通过AD9528复位引脚复位 AD9528 通过 VCXO REFA outFrequency_Hz[1] 得到 PLL1 PLL2 output 0-13 和 sysref 各个配置参数存入 clockAD9528_device 通过 SPI 初始化 AD9528 的 PLL1 PLL2 output 和 sysref error AD9528_resetDevice(clockAD9528_device);if (error ! ADIERR_OK) {printf(AD9528_resetDevice() failed\n);error ADIERR_FAILED;goto error_1;}error AD9528_initDeviceDataStruct(clockAD9528_device,clockAD9528_device-pll1Settings-vcxo_Frequency_Hz,clockAD9528_device-pll1Settings-refA_Frequency_Hz,clockAD9528_device-outputSettings-outFrequency_Hz[1]);if (error ! ADIERR_OK) {printf(AD9528_initDeviceDataStruct() failed\n);error ADIERR_FAILED;goto error_1;}/* Initialize the AD9528 by writing all SPI registers */error AD9528_initialize(clockAD9528_device);if (error ! ADIERR_OK)printf(WARNING: AD9528_initialize() issues. Possible cause: REF_CLK not connected.\n);三、CLKGEN IP
通过axi_clkgen_init 赋值给 rx_clkgen 等 通过参考时钟和需要生成目标时钟得到配置参数配置到 IP的MMCM中利用 MMCM 得到所需时钟详见第二部分 status axi_clkgen_init(rx_clkgen, rx_clkgen_init);status axi_clkgen_init(tx_clkgen, tx_clkgen_init);status axi_clkgen_init(rx_os_clkgen, rx_os_clkgen_init);status axi_clkgen_set_rate(rx_clkgen, rx_div40_rate_hz);status axi_clkgen_set_rate(tx_clkgen, tx_div40_rate_hz);status axi_clkgen_set_rate(rx_os_clkgen, rx_os_div40_rate_hz);利用axi_clkgen_calc_params(clkgen, clkgen-parent_rate, rate, d, m, dout); 计算MMCM中的 M、 D、 O
将 dout 也就是 O0 写入 MMCM_REG_CLKOUT0_1 和 MMCM_REG_CLKOUT0_2 0x08 和 0x09OUT0的DRP地址 axi_clkgen_calc_clk_params(dout, low, high, edge, nocount); axi_clkgen_mmcm_write(clkgen, MMCM_REG_CLKOUT0_1, (high 6) | low, 0xefff); axi_clkgen_mmcm_write(clkgen, MMCM_REG_CLKOUT0_2, (edge 7) | (nocount 6),0x03ff)
得到的 D 和 M 类似 O0写入相应的寄存器中 参考 XAPP888
四、JESD 链路层初始化
初始化 tx_jesd 、rx_jesd 等并把 octets_per_multiframe 和 octets_per_frame 配置给IP核octets_per_multiframe 除以 4得到 up_cfg_beats_per_multiframe 在链路层的LMFC中使用 status axi_jesd204_rx_init(rx_jesd, rx_jesd_init);status axi_jesd204_tx_init(tx_jesd, tx_jesd_init);status axi_jesd204_rx_init(rx_os_jesd, rx_os_jesd_init);五、ADXCVR 物理层初始化
初始化 tx_adxcvr、rx_adxcvr 等配置物理层 sys_clk_sel、 out_clk_sel 、LPM_DFE_N 等参数通过 adxcvr_clk_set_rate(xcvr, xcvr-lane_rate_khz, xcvr-ref_rate_khz) 计算并配置通过DRP QPLL 、CPLL、 t/rx_out_div 和 clk25M 得到正确的 lane rate status adxcvr_init(rx_adxcvr, rx_adxcvr_init);status adxcvr_init(tx_adxcvr, tx_adxcvr_init);status adxcvr_init(rx_os_adxcvr, rx_os_adxcvr_init);六、AD9371 初始化步骤
6.1 复位
通过 GPIO 复位 AD9371为初始化做准备 MYKONOS_resetDevice(mykDevice)) 6.2 MYKONOS 初始化
根据有效的 Rx/Tx/ORx/sniffer profiles配置AD9371的 deserializer 、 Tx1/Tx2 deframer serializer, Rx1/Rx2 framer, 和 ORx framer设置 clock PLL 和 digital clocksMYKONOS_initDigitalClocks MYKONOS_initialize(mykDevice)) 6.3 检查CLKPLL的锁定状态
调用MYKONOS_checkPllLockStatus并使用用户定义的代码执行CLKPLL的锁定检查 MYKONOS_checkPllsLockStatus(mykDevice,pllLockStatus)6.4 执行MCS
对于需要两个以上输入或两个以上输出的多输入多输出MIMO系统需要多个射频器件和同一个参考振荡器。AD9371提供了接受外部参考时钟并与其他器件同步操作的能力。每个设备都有自己的基带PLL该PLL根据参考时钟生成采样和数据时钟因此需要额外的控制机制来同步多个设备。
当使用多个收发器或甚至只有一个收发器时如果只使用单个设备则仍然需要此步骤来确保JESD204B确定性延迟需要 Tx 和 RxobsJESD204B数据路径之间确定性延迟所有JESD204B通道同步在一起以满足确定性延迟要求在所有收发器初始化后执行MCS。通过芯片路由SYSREF脉冲来重置时钟合成器、所有数字时钟和JESD204B接口。
JESD204B本地多帧计数器LMFC的频率必须是SYSREF脉冲串频率的整数倍。 通过SPI 控制AD9528 发送 SYSREF 脉冲发送SYSREF脉冲后再次调用MYKONOS_enableMultichipSync 函数将enableMcs参数设置为0读取MCS状态
1 使用Mykonos_Initialize 初始化系统中的所有Mykonos 2 使用enableMcs1 运行 MYKONOS_enableMultichipSync 3 发送至少3个SYSREF脉冲 4 使用enableMcs0运行 MYKONOS_enableMultichipSync 5 加载ARM
设备只对前三个SYSREF脉冲进行同步三个脉冲后所有AD9371设备同时同步到SYSREF脉冲。可以提供三个以上的脉冲但是它们对同步没有任何影响额外的脉冲被传递到JESD204B接口。要重新同步必须用硬复位复位设备。 MYKONOS_enableMultichipSync(mykDevice, 1,mcsStatus)AD9528_requestSysref(clockAD9528_device, 1);AD9528_requestSysref(clockAD9528_device, 1);AD9528_requestSysref(clockAD9528_device, 1);MYKONOS_enableMultichipSync(mykDevice, 0,mcsStatus)前两个脉冲使数字电路同步第三个和随后的SYSREF脉冲被传递到JESD204B接口。
通过 MYKONOS_enableSysrefToRxFramer 和 MYKONOS_enableSysrefToDeframer 等函数 使能 AD9371 JESD204B IP 接受SYSREF信号用于内部本地多帧计数器(LMFC)定时复位使能后发送第三个SYSREF脉冲到 AD9371 和 FPGA复位每个设备的本地 JESD204B LMFC以保证确定性延迟。
AD9371 不会对未来的SYSREF脉冲复位LMFC除非在 framer/deframer 数据结构中启用了newSysrefOnRelink uint8_t newSysrefOnRelink; /*! Flag for determining if SYSREF on relink should be set. Where, if 0 set, 0 not set */
} mykonosJesd204bFramerConfig_t;多芯片同步MCS功能不包括RF同步使用此功能在多个芯片之间唯一可能的对齐是digital timing alignment
6.5 初始化ARM处理器、加载ARM二进制文件、读取AD9371 ARM版本 MYKONOS_initArm(mykDevice)MYKONOS_loadArmFromBinary(mykDevice,firmware_Mykonos_M3_bin[0], firmware_Mykonos_M3_bin_len)MYKONOS_getArmVersion(mykDevice, arm_major, arm_minor, arm_release, NULL)6.6 设置RF PLL频率、检查RF PLL锁定状态
对使用的每个通道设置RF频率 MYKONOS_setRfPllFrequency(mykDevice, RX_PLL,mykDevice.rx-rxPllLoFrequency_Hz)) MYKONOS_setRfPllFrequency(mykDevice, TX_PLL,mykDevice.tx-txPllLoFrequency_Hz))MYKONOS_setRfPllFrequency(mykDevice, SNIFFER_PLL,mykDevice.obsRx-snifferPllLoFrequency_Hz))MYKONOS_checkPllsLockStatus(mykDevice,pllLockStatus)6.7 设置AD9371 GPIO
根据所需的配置设置GPIO mykGpioErr MYKONOS_setRx1GainCtrlPin(mykDevice, 0, 0, 0, 0, 0)mykGpioErr MYKONOS_setRx2GainCtrlPin(mykDevice, 0, 0, 0, 0, 0)mykGpioErr MYKONOS_setTx1AttenCtrlPin(mykDevice, 0, 0, 0, 0, 0)mykGpioErr MYKONOS_setTx2AttenCtrlPin(mykDevice, 0, 0, 0, 0)mykGpioErr MYKONOS_setupGpio(mykDevice))6.8 设置 RX、Obs 和 SNIFFER 手动增益 和 TX 衰减 MYKONOS_setRx1ManualGain(mykDevice, 255)MYKONOS_setObsRxManualGain(mykDevice, OBS_RX1_TXLO, 255)MYKONOS_setObsRxManualGain(mykDevice, OBS_SNIFFER_A, 255)MYKONOS_setTx1Attenuation(mykDevice, 10000);MYKONOS_setTx2Attenuation(mykDevice, 10000);6.9 运行初始化校准等待初始化校准完成 uint32_t initCalMask TX_BB_FILTER | ADC_TUNER | TIA_3DB_CORNER | DC_OFFSET |TX_ATTENUATION_DELAY | RX_GAIN_DELAY | FLASH_CAL |PATH_DELAY | TX_LO_LEAKAGE_INTERNAL | TX_QEC_INIT |LOOPBACK_RX_LO_DELAY | LOOPBACK_RX_RX_QEC_INIT |RX_LO_DELAY | RX_QEC_INIT ;* calMask Bit | Calibration* ------------|----------------------* 0 | Tx BB Filter* 1 | ADC Tuner* 2 | TIA 3dB Corner* 3 | DC Offset* 4 | Tx Attenuation Delay* 5 | Rx Gain Delay* 6 | Flash Cal* 7 | Path Delay* 8 | Tx LO Leakage Internal* 9 | Tx LO Leakage External* 10 | Tx QEC Init* 11 | LoopBack Rx LO Delay* 12 | LoopBack Rx Rx QEC Init* 13 | Rx LO Delay* 14 | Rx QEC Init* 15 | DPD Init* 16 | Tx CLGC (Closed Loop Gain Control)* 17 | Tx VSWR InitMYKONOS_runInitCals(mykDevice,(initCalMask ~TX_LO_LEAKAGE_EXTERNAL)MYKONOS_waitInitCals(mykDevice, 60000, errorFlag,errorCode))6.10 可选例程未使用使用PA进行初始化外部LOL校准
确保此时PA已启用 MYKONOS_runInitCals(mykDevice,TX_LO_LEAKAGE_EXTERNAL)MYKONOS_waitInitCals(mykDevice, 60000, errorFlag, errorCode)未完见 AD9371 官方例程 NO-OS 主函数 headless 梳理二
