兰州网站制作公司排名,外贸品牌网站设计,基金从业培训网站,网站建设的学校文章目录 一、问题描述二、verilog源码三、仿真结果 一、问题描述
构建一个具有两个 3 位输入的电路#xff0c;用于计算两个向量的按位 OR、两个向量的逻辑 OR 以及两个向量的逆 #xff08;NOT#xff09;。将b反相输出到out_not上半部分#xff0c;将a 的反相输出到out… 文章目录 一、问题描述二、verilog源码三、仿真结果 一、问题描述
构建一个具有两个 3 位输入的电路用于计算两个向量的按位 OR、两个向量的逻辑 OR 以及两个向量的逆 NOT。将b反相输出到out_not上半部分将a 的反相输出到out_not下半部分 。
二、verilog源码
module top_module( input [2:0] a, input [2:0] b, output [2:0] out_or_bitwise, output out_or_logical, output [5:0] out_not ); assign out_or_bitwise a | b; assign out_or_logical a || b; assign out_not {~b, ~a};
endmodule
三、仿真结果 转载请注明出处
