迁安建设局网站,网站建设当前位置图标,下载软件的网站,做自己的网站ADC的架构分类#xff1a;
1、Delta-Sigma
采样率一般是在1M以内#xff0c;位数一般可以做的很高#xff0c;比如24位#xff0c;Delta-Sigma ADC采用了过采样技术#xff0c;不需要在模拟输入端加抗混叠滤波#xff0c;由后端数字滤波器进行处理#xff0c;通过信噪…ADC的架构分类
1、Delta-Sigma
采样率一般是在1M以内位数一般可以做的很高比如24位Delta-Sigma ADC采用了过采样技术不需要在模拟输入端加抗混叠滤波由后端数字滤波器进行处理通过信噪比6.02*N 1.76 10log(fs / 2BW)可知fs增加4倍就是多加一个6.02有效位N就要加一 Delta-Sigma ADC就是通过过采样来提升有效位。由于采样率较低有效位数较高的特点 Delta-Sigma ADC在静态精密测量的场合应用非常广泛比如在锂电池充放电检测设备PLC的模拟量模块中都有广泛的应用。
Delta-Sigma ADC的电路原理理解参考
Σ-Δ_ADC的电路原理-CSDN博客
信噪比6.02*N 1.76 10log(fs / 2BW)的来源参考
ADC的信噪比与过采样_adc信噪比计算公式-CSDN博客
2、SAR
采样率最大10M左右常见最大位数18位SAR ADC是一个位数、采样率都不高不低的ADC具有低功耗尺寸小的特点也是目前应用最广泛的ADC。
SAR ADC的原理介绍参考
SAR_ADC的电路原理-CSDN博客
3、FLASH
闪速ADC是目前转换速度最快的ADC缺点就是位数一般最大就是10位左右闪速ADC由大量的比较器构成N位ADC就要有2^N-1个比较器8位闪速ADC就要有255个比较器虽然使用一些方法可以减少一些比较器的数量。
闪速ADC的原理介绍参考
Flash_ADC的电路原理_flash电路原理-CSDN博客
4、Folding
折叠式ADC主要思想就是分区、再组合先将输入电压分成两路信号一路直接通过低精度Flash ADC进行粗量化得到高位的MSB另外一路通过折叠放大器分成小的量化区间再进行细量化。下图为单个二进制位转换的基本级由一个2倍增益放大器一个比较器一个1位的DAC构成比较器输出控制1位ADC残余的输出由放大器输出和DAC输出叠加然后传到下一级。 下图为1个3位串型结构的Folding ADC有两个二进制转换的基本级构成两个基本级并行进行。 详细原理参考
https://www.analog.com/media/cn/training-seminars/tutorials/mt-025_cn.pdf
5、Pipeline
Pipeline架构的来源于分级结构的ADC核心的思想就是量化提取误差对误差进行量化再提取 误差再量化… 下面举一个6bit的两级ADC为例说明第一级
